① 特許出願公告

許 公 報(B2) ⑫特

平2-39136

®Int. Cl. 5

識別記号

庁内整理番号

❷❸公告 平成2年(1990)9月4日

H 03 M 1/14

В 6832 - 5 J

発明の数 1 (全5頁)

A/Dコンパータ 60発明の名称

②特 顧 昭56-107656

開 昭58-9426 69公

頤 昭56(1981)7月10日 多出

爾昭58(1983) 1月19日

神奈川県厚木市旭町4丁目14番1号 ソニー株式会社厚木 武 男 関 野 @発明者

神奈川県厚木市旭町4丁目14番1号 ソニー株式会社厚木 山田 隆 章 個発 明者

工場内

東京都品川区北品川6丁目7番35号 ソニー株式会社 ⑪出 願 人

弁理士 松隈 秀盛 四代 理 人

塞昭 野 審査官

特開 昭56-58323 (JP, A) 特開 昭56-23026 (JP, A) 69多考文献

特開 昭57-131123 (JP, A) 特開 昭55-60333(JP,A)

1

切特許請求の範囲

1 アナログ入力電圧を (m+n) ピット (m, n は正の整数)のデジタル出力信号にA/D変換 するA/Dコンパータにおいて、

れた2"×(2"-1) 個のスイツチ回路Qと、

これらスイツチ回路Qに(2゚゚・゚゚ーl)ステツブ の基準電圧を供給する少なくとも (2***-1) 個 の抵抗器Rと、

上記スイツチ回路Qの各行ごとに設けられ、上 10 るとともに、 記基準電圧のうちの2"ステップごとの基準電圧 と、上記アナログ入力電圧とが供給される(2"-1) 個の上位ピット用の電圧比較回路Mと、

上記スイッチ回路Aの各列ごとに設けられ、上 記アナログ入力電圧と、上記スイツチ回路Qの出 15 力のうちの各行ごとの出力とが供給される下位ビ ット用の電圧比較回路Nと、

上記上位ピット用の電圧比較回路Mの出力をエ ンコードする第1のエンコーダと、

ンコードする第2のエンコーダとを有し、

上記抵抗器Rは、2[™]個ごとに折り返されてジグ ザグ上にレイアウトされ、

2

上記スイツチ回路Qには、上記基準電圧のうち の上記20ステップごとの基準電圧を除く基準電圧 が供給され、

上記第1のエンコーダから上記アナログ入力電 2^m 行 \times (2^m -1)列のマトリツクス状に配置さ 5 圧の上位mビツトのA/D変換出力が取り出され るとともに、

> 上記スイツチ回路Qの制御出力が取り出され、 上記第2のエンコーダから上記アナログ入力電 圧の下位nピットのA/D変換出力が取り出され

上記第1のエンコーダの出力により、上記第2 のエンコーダのエンコードが補正制御されるよう にしたA/Dコンバータ。

発明の詳細な説明

高速のA/Dコンパーダには、主として第1図 に示すような並列型と、第2図に示すような直並 列型とがある。

すなわち、第1図の並列型A/Dコンパータは 8ピツトのA/D変換を行う場合であるが、255 上記下位ピット用の電圧比較回路Nの出力をエ 20 個の電圧比較回路A1~A255を有し、この比較回 路A1~255において、アアナログ入力電圧Vinが 255ステップの基準電圧V1~V255とそれぞれ電圧 比較され、その比較出力がエンコーダENCに供 給されて8ピットのデジタル出力Do~Drが取り 出される。

また、第2図の直並列型A/Dコンパータも8 ピットのA/D変換を行うものであるが、入力電 圧Vinが前段の4ビットの並列型A/Dコンバー 5 接続される。 タに供給されて上位 4 ピットのデジタル出力Dn ~D₄が取り出される。そして、この 4 ピツトD₁ ~D,がD/AコンバータCONVに供給されてア ナログ電圧Vaに変換され、電圧Vinと電圧Vaと A/Dコンパータに供給されて下位 4 ピットのデ ジタル出力Da~Doが取り出される。

しかし、第1図の並列型A/Dコンパータで は、アナログ入力電圧Viaをnビットのデジタル 路を必要とし、素子数が多くなつてIC化した場 合のチップサイズが大きくなると共に、消費電力 が大きくなつてしまう。

その点、第2図の直並列型A/Dコンパータで 場合でも、電圧比較回路は(2"+2"-2) 個でよ く。従つて、チップサイズや消費電力を小さくで きる。しかし、このコンパータでは、D/Aコン パータCONVを必要としてしまう。しかも、上 D/AコンバータCONVとの間に誤差があると、 これがそのまま変換誤差として現れ、上位ピット と下位ピットとの接なぎ目で誤差を生じてしま う。すなわち、アナログ入力電圧Vinが例えば単 調増加していくとき、デジタル出力の下位ピット 30 ENCNの真理値表を示す。 から上位ピットへ桁上げがある点で、デジタル出 力が小さくなり、単調増加しなくなつてしまう。

この発明は、これらの問題点を一掃したA/D コンパータを提供しようとするものである。

例においてはアナログ入力電圧Vmを 4 ピットの デジタル出力D3~D。に変換する場合である。

第3図において、上位ピット用として3個の電 圧比較回路Mi~Miが設けられると共に、下位ビ ット用として3個の電圧比較回路Ni~Nsが設け 40 られ、これら比較回路M₁~M₃, N₁~N₃にアナ ログ入力電圧Vinが共通に供給される。また、基 準電圧源V,と接地との間に、16個の互いに等し い値の抵抗器Ris~Riが直列接続され、その4個

の抵抗器Ri~Ri, Rs~Rs, Rs~Riz, Ris~Ris をそれぞれ1組とし、その組と組との接続点、す なわち、抵抗器R₄とR₅, R₈とR₇, R₁₂とR₁₃との 各接続点が比較回路M、~M、の入力端にそれぞれ

さらに、抵抗器RiとRz, RzとRa, RzとRio, RisとRisとの各接続点と、比較回路Niの入力端 との間に、MOS-FET(Qn~Qn)のソース・ ドレイン間がそれぞれ接続され、抵抗器R2とR3, の差電圧 (V_{in}-V_m) が後段の 4 ピツトの並列型 10 R₆とR₇, R₁₀とR₁₁, R₁₄とR₁₅との各接続点と、 比較回路Nzの入力端との間に、MOS-FET(Q12 ~Q₄₂) のソース・ドレイン間がそれぞれ接続さ れると共に、抵抗器R」とR., RsとR。, R.」と Riza RisとRiaとの各接続点と、比較回路Naの入 出力に変換する場合、(2ⁿ-1) 個の電圧比較回 15 力端との間に、MOS-FET(Q₁₂~Q₄₃) のソー ス・ドレイン間がそれぞれ接続される。

そして、比較回路M1~M3の比較出力P1~P3が 上位ピット用のエンコーダENCMに供給されて デジタル出力の上位 2 ピットD₃, D₂が取り出さ は、(m+n) ビットのデジタル出力に変換する 20 れると共に、制御信号Bi~Biが取り出され、こ の信号B₁~B₄がFET(Q₁₁~Q₁₃), (Q₂₁~Q₂₃), $(Q_{31} \sim Q_{33})$, $(Q_{41} \sim Q_{43})$ のゲートにそれぞれ供 給される。

また、比較回路Ni~Naの比較出力Qi~Qaが下 位ピット変換用の前段のA/Dコンパータと、25 位ピット用のエンコーダENCNに供給されてデ ジタル出力の下位ピットDi,Doが取り出される と共に、エンコーダENCMから制御信号S。がエ ンコーダENCNに供給される。

なお、第4図及び第5図にエンコーダENCM,

このような構成において、比較回路Mi~Mi, N. ~Naに供給される基準電圧をVm ~Vm, Vn ~Vnsとする。そして、今、アナログ入力電圧Vin が、例えば第3図に点①として示すように、抵抗 以下その一例について説明しよう。なお、この 35 器R。とR、との接続点の電位に等しいとする。す ると、点①の電位、すなわち、入力電圧Viaは、 $V_{in} > V_{in1}$, $V_{in} < V_{in2}$, $V_{in} < V_{in3}$ $to \tau$, $P_1 =$ "l", Pz="0", P₃="0"となり、従つて、第 4図からD₃="0", D₂="1"となる。

> また、このとき、 $B_1 = 0$, $B_2 = 1$, $B_3 =$ "0", B₄="0" になるので、FET(Q₂₁, Q₂₂, Qas) だけがオンとなり、抵抗器Ra~Rsの各接続 点の電位がFET(Q1~Q21)を通じて比較回路N1 ~N₃に電圧V₀₁~V_{n2}として供給される。そして、

このとき、入力電圧Vinは点①の電位に等しいの で、V_{in}<V_{n1}, V_m=V_{n2}, V_{in}>V_{n2}であり、従つ て、Q₁="0", Q₂="1", Q₃="1" になると共 に、第4図からSo="1"なので、第5図からDi ="1", Do="0" となる。

従つて、アナログ入力電圧Vmが点①の電位に 等しいときには、デジタル出力D₂~D₀として "0110"が得られる。そして、点①の電位は、接 地側から数えて第6番目のステップの電位であり (接地電位を0番目とする)、6="0110" である から、D₃~D₀="0110" は正しいデジタル出力で ある。

また、アナログ入力電圧Vmが、例えば第3図 に点②として示すように、抵抗器R。とRioとの接 わち、入力電圧Vinは、Vin>VmI, Vin>Vm2, Vin <V_{m3}なので、P₀="1", P₂="1", P₃="0" となり、第4図からD₁="i", D₂="0"とな

"1", B4="0" になるので、FET(Q21, Q22, Qュュ) だけがオンとなり、抵抗器Rュ~Rュュの各接 続点の電位がFET(Q31~Q33) を通じて比較回路 N₁~N₃に電圧V_m~V_mとして供給される。そし いので、 $V_{in} = V_{n1}$, $V_{tn} < V_{n2}$, $V_{in} < V_{n3}$ であり、 従つて、Q₁="1", Q₂="0", Q₁="0"になる と共に、So="0"なので、第5図からDi= "0", Do="1"となる。

従って、アナログ入力電圧Vmが点②の電位に 30 等しいときには、デジタル出力D₃~D₀として "1001" が得られる。そして、点②の電位は、接 地側から数えて第9番目のステップの電位である から、D₁~D₀≔"1001"は正しいデジタル出力で ある。

このようにして、この発明によれば、A/D変 換が行われるが、この場合、特にこの発明によれ ば、例えば第3図にも示すように、抵抗器R₁~

Rieの組ごとに得られる電圧とアナログ入力電圧 Vinとを電圧比較してデジタル出力力の上位ビツ トD3, D2が得ると共に、その抵抗器の組を選択 し、この選択された抵抗器の組の中の抵抗器ごと 5 に得られる電圧と入力電圧Vmとを電圧比較して デジタル出力の下位ピットDi, Doを得ているの で、電圧比較回路の数を少なくできる。すなわ ち、デジタル出力の上位ピツトがmピツト、下位 ビツトがnピツトとすれば、上位ピツト用の電圧 10 比較回路は (2m-1) 個、下位ピット用の電圧比 較回路は(2"-1)個となり、その数を少なくで きる。従つて、IC化したときのチップサイズを 小さくできると共に、消費電力を小さくできる。

また、IC化するとき、各素子を例えば第3図 続点の電位に等しいとすれば、点②の電位、すな 15 に示すような位置関係にレイアウトできるので、 半導体チップを有効に利用でき、この点からも小 型化ができる。さらに、スイツチ回路Qu〜Qa をマトリツクス状に配置するとともに、基準電圧 を与える抵抗器R₁~R₁₆を、ジグザグ状にレイア また、このとき、 $B_1="0"$, $B_2="0"$, $B_3=20$ ウトしているので、ある抵抗器Rと次の抵抗器Rとの間の配線の抵抗分を、一様にでき、したがつ て、正確な基準電圧を得ることができるので、高 精度のA/D変換を行うことができる。

さらに、抵抗器Ri~Risから得られる電圧を、 て、このとき、入力電圧Vmは点②の電位に等し 25 上位ピットD₃, D₂及び下位ピットD₁, D₀を得る ときの基準電圧として共通に使用しているので、 アナログ入力電圧Vmとデジタル出力Da〜Doとの 間の単調性が完全であり、誤差を生じることがな


> なお、上述において、抵抗器Risはなくてもよ 412

図面の簡単な説明

第1図、第2図、第4図、第5図はこの発明を 説明するための図、第3図はこの発明の一例の接 35 統図である。

M₁~M₃,N₁~N₃は電圧比較回路、ENCM, ENCNはエンコーダである。

第1図 第5図 Do Q2 Q3 D_1 /in -OD, A 255 V255 1. A254 ^Az ENC 第2図 Vin CONV ENC



第4図

ſ	Pı	Pz	P ₃	В	B₂	Вз	B ₄	So	D,	Dz
	0	0	0	1	0	0	0	0	0	0
①	1	0	0	0	1	0	0	1	0	1
	+	1	0	0	0	1	0	0	1	0
	 	1	1	D.	0	0	1	1	1	1
	1	1	٠				ــــــــــــــــــــــــــــــــــــــ	ـــــــــــــــــــــــــــــــــــ		